浙江大学

本科实验报告

课程名称：实验 8 快速加法器的设计

姓　　名：

学　　院：信息与电子工程学院

系：

专　　业：信息工程

学　　号：

指导教师：屈民军，唐奕

2025 年 9 月 27 日

专业：信息工程
姓名：
学号：
日期：2025.9.27
地点：玉泉高分子

浙江大学实验报告

课程名称：数字系统设计实验
指导老师：屈民军，唐奕
成绩：
实验名称：实验 8 快速加法器的设计

一、实验目的

1．掌握快速加法器的设计方法

二、概述与实验任务

1．采用“进位选择加法”技术设计 32 位加法器，并对设计进行功能仿真

三、实验设计原理与 Verilog 代码

1．四位先行进位加法器的设计

（1）原理：设计两个辅助变量位 G3G2G1G0 和 P3P2P1P0：Gi=Ai&Bi、Pi=Ai+Bi

一位全加器的逻辑表达式可转化为

$$\begin{cases} S_i = P_i \overline{G}_i \oplus C_{i-1} \\ C_i = G_i + P_i C_{i-1} \end{cases} \tag{5.7}$$

利用上述关系，一个四位加法器的进位计算就变转化为

$$\begin{cases} C_0 = G_0 + P_0 C_{-1} \\ C_1 = G_1 + P_1 C_0 = G_1 + P_1 G_0 + P_1 P_0 C_{-1} \\ C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_{-1} \\ C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_{-1} \end{cases} \tag{5.8}$$

每一个进位的都直接依赖于最初输入，不需要邻近低位的进位传递，每一位计算都只需要三个门延迟时间，但当加数位较大时，输入需要驱动的门数较多，其 VLSI 实现的输出时延增加很多，连线情况比较差

（2）代码：根据原理可以写出 Si 和 Ci 的表达式，实现先行进位

```
module adder_4bits(a,b,ci,s,co);
    input [3:0] a,b;
    input ci;
    output [3:0] s;
    output co;

    wire [3:0] g,p;
    assign g=a&b;
    assign p=a|b;

    wire [3:0] c;
    assign c[0]=g[0]|(p[0]&ci);
    assign c[1]=g[1]|(p[1]&g[0])|(p[1]&p[0]&ci);
    assign c[2]=g[2]|(p[2]&g[1])|(p[2]&p[1]&g[0])|(p[2]&p[1]&p[0]&ci);
    assign c[3]=g[3]|(p[3]&g[2])|(p[3]&p[2]&g[1])|(p[3]&p[2]&p[1]&g[0])|(p[3]&p[2]&p[1]&p[0]&ci);
    assign co=c[3];

    assign s[0]=p[0]&(~g[0])^ci;
    assign s[1]=p[1]&(~g[1])^c[0];
    assign s[2]=p[2]&(~g[2])^c[1];
    assign s[3]=p[3]&(~g[3])^c[2];

    endmodule
```

2．进位选择加法器结构

（1）原理：超前进位加法器级联构成的多位加法器只是提高了进位传递的速度，计算过程与行波进位加法器同样需要等待进位传递的完成。

借鉴并行计算，提出了进位选择加法器或着有条件的加法器结构，实质是增加硬件免提换取速度性能的提高。将进位链较长的加法器分为 M 块进行加法计算，除去最低位外的 M-1 块加法结构复制两份，进位输入预定为 1 和 0，这 M 块加法器同时并行计算，根据相邻低位加法产生的进位输出选择正确的加法结果输出。每一块加法结构内部采用超前进位加法器结构，则计算时延为：

$$t_{CSA} = t_{carry} + (M-2)t_{MUX} + t_{sum} \tag{5.9}$$

12 位进位选择加法器原理：




图 5.6　12 位进位选择加法器原理图

（2）代码：根据原理图，32bits 加法器可以分为 8 块，低 4 位采取 4bits 超前进位，剩下 7 部分选择复制加法结构，下图只展示了部分代码：

```
module adder_32bits(a,b,ci,s,co);
    input [31:0] a,b;
    input ci;
    output [31:0] s;
    output co;

    wire c3;
    adder_4bits adder1(.a(a[3:0]),.b(b[3:0]),.ci(ci),.s(s[3:0]),.co(c3));

    wire [3:0] s2_0,s2_1;
    wire c7,c7_1,c7_0;
    adder_4bits adder2_1(.a(a[7:4]),.b(b[7:4]),.ci(1'b1),.s(s2_1[3:0]),.co(c7_1));
    adder_4bits adder2_2(.a(a[7:4]),.b(b[7:4]),.ci(1'b0),.s(s2_0[3:0]),.co(c7_0));
    mux_2to1 #(.n(4))mux1(.out(s[7:4]), .in0(s2_0[3:0]), .in1(s2_1[3:0]), .addr(c3));
    assign c7=(c3&c7_1)|c7_0;

    wire [3:0] s3_0,s3_1;
    wire c11,c11_1,c11_0;
    adder_4bits adder3_1(.a(a[11:8]),.b(b[11:8]),.ci(1'b1),.s(s3_1[3:0]),.co(c11_1));
    adder_4bits adder3_2(.a(a[11:8]),.b(b[11:8]),.ci(1'b0),.s(s3_0[3:0]),.co(c11_0));
    mux_2to1 #(.n(4))mux2(.out(s[11:8]), .in0(s3_0[3:0]), .in1(s3_1[3:0]), .addr(c7));
    assign c11=(c7&c11_1)|c11_0;
```

四、ModelSim 的仿真


1．full_adder：

（1）运行 full_adder.tb 后得到的波形图

①二进制：



②十进制：采取无符号的十进制数




（2）具体分析：


①从二进制的角度分析：第一处 0011+0010+1=0110，无进位，因此 co=0；第二处 0101+1010+1=10000，sum=0000，产生进位 co=1




第三处，1001+1100+1=10110，sum 为 0110，产生进位 co=1；第四处 1001+1100+0=10101，sum 位 0101，有进位 co=1；



②从十进制的角度分析：第一处 3+2+1=6，无进位，co=0；第二处 5+10+1=16，对于 4bits 每 16 进位，因此 sum=0，产生进位，co=1；




第三处 9+12+1=22=16+6，产生进位，sum=6，co=1；第四处，9+12=21=16+5，产生进位 co=1，sum=5




2．adder_32bits：


（1）运行 full_adder.tb 后得到的波形图

①二进制数据：






②无符号十进制数据：



（2）分析波形图


①从二进制角度分析：第一组数据为：1010 0000 0000 0010 0010 0100 0111 0101 +1000 0101 0101 0110 0001 1100 1000 0110= 10010 0101 0101 0110 0011 1100 1111 1011，产生进位 co=1，且 sum 位也符合；

第二组数据为：1010 0000 0000 0000 0000 0101 0111 0101+0000 0000 0000 0000 0100 1010 1011 0100=1010 0000 0000 0000 0101 0000 0010 1001，无进位，sum 位符合



②从十进制角度分析：第一组数据

2684494965+2237013126=4921508091=2^32+626540795，产生进位，且 sum 位符合；同理另一组数据



五、实验过程中遇到的问题和解决方案

1．虽然是上学期学习的数电实验，但是在实操中，明显发现代码能力有所下降，

需要翻看参考书，回顾之前的一些代码语言和自相而下的设计方法

2．Modelsim 的 licence 过期，重新生成了一下

3．除此之外，本实验还是比较简单，主要需要理解超前进位加法器的原理，它将 32bits 分为 8 块进行计算，每一块都在并行执行计算过程，然后由前一块实际产生的进位决定这一块的真实结果，通过面积增大来加快计算速度

六、思考题

1. 为什么要进行时序仿真？

Q：我没有去做时序仿真模块，但是可以从课本时序仿真结果看出仿真结果：



图 5.11　时序仿真结果

一是验证功能正确性，确保运算无误、处理好边界情况。二是分析时序特性，明确延迟，可以看出在输入 a，b 后需要一定的延迟才能得出 sum 和进位 co 的结果，这表明选择进位选择需要一级一级传递进位结果，因此存在延迟

2. 流水线技术优缺点：

(1) 优点：提升处理速度，各阶段并行处理任务，增加吞吐率。提高资源利用率，硬件能充分工作。便于实现与优化，结构规整，可各阶段单独优化。

(2) 缺点：有流水线冒险，影响效率。增加硬件复杂度与成本。单个任务存在延迟。任务量少优势难体现。

七、总结与心得

本次是计组课程的第一次实验，此时计组课讲到 RISCV，这个实验感觉更

像是数电实验的 plus 版，数电实验也做过 adder 的设计，但是这是最基础的全加器，与实际中应用的相差较远，没考虑到性能和效率，这也让我感觉到之前学习的数电是较为基础的内容，而计组是建立在数电基础上的。